章宸站在白板前，手里拿着红色记号笔，在画一张天权4号晶片的功能模块图。他的旁边坐着林薇丶赵静丶孙总监，以及从合城赶来的老韩和制造部的三位工艺工程师。

会议的主题是「天权产品质量回溯」。这个专项是在天权4号小批量试产完成后启动的。首批五百颗工程样片的测试数据出来了——良率94.2%，这个数字本身不差，甚至可以说是相当好。但章宸在数据分析中发现了一个值得警惕的规律:良率的波动不是随机的，而是与晶圆上的位置强相关。

边缘区域的晶片，性能参数比中心区域的晶片平均差了百分之三到百分之五。这个差异在规格书允许的范围内，不影响晶片的正常使用。但章宸担心的是——如果这个差异是某种系统性问题的徵兆，那么在规模化量产后，问题可能会被放大。

「各位，天权4号小批量试产的五百颗晶片，我们在十八个测试舱里做了全参数测试。测试结果汇总在这里。」章宸调出了一张热力图，上面是一块十二英寸晶圆的平面图，不同颜色代表不同位置的晶片性能表现。

「中心区域，绿色，性能达标率百分之九十八。边缘区域，黄色到橙色，性能达标率百分之九十一到百分之九十五。边缘区域的晶片，主要问题是——漏电流偏高丶最大主频偏低丶以及SRAM的位错误率略高。」

「这三个问题，指向同一个根因——工艺偏差。晶圆边缘的薄膜沉积均匀性比中心区域差，导致电晶体的阈值电压漂移。阈值电压漂移，导致漏电流增加丶主频下降丶存储单元稳定性变差。」

林薇皱起了眉头。「这个根因我们不是早就知道了吗？追光三期量产的时候，膜厚均匀性的问题就暴露过。张京京的团队做了工艺优化，把均匀性从百分之三提升到了百分之一点五。按理说，一点五的均匀性，不应该导致这么明显的性能差异。」

章宸说:「一点五的均匀性，对于普通晶片来说足够了。但天权4号用的是存算一体架构，计算单元和存储单元紧耦合，对工艺偏差的敏感度比传统晶片高一倍。边缘区域百分之一点五的膜厚偏差，映射到电晶体性能上，就是百分之五的差异。」

「问题的关键是——我们在设计天权4号的时候，用的工艺偏差模型是基于传统晶片的经验数据。我们低估了存算一体架构对工艺偏差的敏感度。这不是制造的问题，是设计的问题。」

会议室里安静了几秒。

孙总监率先开口。「章总，你的意思是——天权4号的性能差异，不是追光产线的问题，是我们设计时没有充分考虑工艺偏差？」