章宸在补天计划启动后的第四个月，第一次把八个高校团队的全部产出汇总到一张进度表上。这张表贴在中央研究院封闭开发区走廊的玻璃墙上，长两米宽一米，用六种颜色的标签标注了不同模块的完成度——逻辑综合模块的国产替代方案完成了百分之七十三，布局布线模块完成了百分之六十一，时序分析模块只完成了百分之四十八，而物理验证模块的进度条刚刚越过百分之四十的刻度线。

进度表的标题是章宸手写的四个字：「补天全貌」。下面有一行小字，写着日期和陈醒在补天计划启动时说的那句话——「我们也能写EDA。」

四个月的时间，八个高校团队丶一百四十余名研究员和研究生丶再加上未来科技中央研究院的四十余名晶片设计工程师，共同完成了一件在正常研发周期里需要两年才能完成的事情：搭建了一套覆盖数字晶片设计全流程的国产EDA工具链原型。从寄存器传输级综合到门级网表生成，从布局规划到时钟树综合，从静态时序分析到物理验证——每一个环节都有至少一个国产替代模块在跑。虽然性能丶精度和对先进工艺节点的支持程度距北洲那家行业巨头的同类产品还有差距，但全流程已经可以跑通一颗中等规模晶片从设计输入到位图数据输出的全部工序。

「跑通」这个词是章宸在进度评审会上反覆斟酌后选定的。他不说「替代」，不说「对标」，只说「跑通」。因为跑通意味着一颗晶片用这套工具链从头到尾走完了全部设计流程，生成了可以交付代工厂的版图数据——至于这颗晶片能不能流片成功，性能能不能达到设计指标，那是下一步要验证的事。

章宸决定用一次公开演示来验证「跑通」这两个字的分量。

演示的日期定在造芯学院首届毕业典礼后的第十天。地点选在合城产学研融合中心的多功能厅——就是方敏办毕业典礼的那间大厅，这次重新布置成了技术演示现场。主席台上摆着三排工作站，每排四台，分别运行着补天工具链的不同模块。第一排是前端设计——逻辑综合和时序约束输入，第二排是物理设计——布局布线和时钟树综合，第三排是后端验证——静态时序分析和物理验证。十二台工作站全部断开外部网络连接，运行在合城本地部署的伺服器集群上，不使用任何云端算力，不依赖任何北洲EDA工具的许可证。

这个设定是章宸特意要求的。「不依赖外部工具和算力」是张京京在功耗曲线优化攻关中提出物理时钟偏斜方案时写下的设计准则，现在这条准则被原封不动地搬到了设计工具国产链路的演示中。